Electronique Mag - Le journal de l'électronique.

– Silicon Laboratories Inc. (NASDAQ : SLAB), une société leader dans les circuits intégrés signaux mixtes de hautes performances à forte densité analogique, introduit ce jour les premiers buffers d’horloge universels capables de remplacer les buffers LVPECL, LVDS, CML, HCSL et LVCMOS avec un seul circuit intégré, ce qui évite d’avoir à recourir à plusieurs formats de buffers. La nouvelle famille Si533xx intègre les fonctions classiques d’un arbre d’horloge comme la distribution de signaux d’horloge, le mixage de signaux et la translation de niveau. Construits selon une architecture brevetée de commande d’horloge à faible bruit de phase, les modèles de la famille Si533xx présente une gigue additive ultra faible avec des spécifications garanties pour une gigue max., ce qui simplifie la conception de l’arborescence d’horloge et offre au designer une plus grande marge pour d’autres composants. Les buffers d’horloge Si533xx sont conçus pour adresser les besoins des applications de communication, de centre de données, des infrastructures sans fil, de la diffusion vidéo et des calculateurs embarqués.

La famille de buffers d’horloge Si533xx s’inscrit dans l’offre étendue de dispositifs de timing de Silicon Labs, qui permettent aux utilisateurs de simplifier autant la conception que l’approvisionnement de solutions complètes d’arbre d’horloge pour virtuellement tout type d’applications de hautes performances. Les arbres d’horloge de Silicon Labs offrent à l’industrie le plus haut niveau d’intégration et réduit le nombre de composants nécessaires pour la génération et la distribution des signaux d’horloge. En s’approvisionnant auprès d’un seul fournisseur pour ses composants de timing, il est possible de s’assurer d’une performance sur toute la chaîne, et d’éliminer les soucis d’interopérabilité tout en simplifiant la chaîne d’approvisionnement du client. Les buffers d’horloge concurrents ne supportent qu’un seul format de signal de sortie et n’intègrent pas les fonctions d’arbre d’horloge de base. Ce défaut force les concepteurs de systèmes à utiliser toute une série de composants discrets – buffers, multiplexeurs, diviseurs et translateurs de niveau – afin de répondre à leurs besoins de distribution des signaux d’horloge, augmentant ainsi la complexité et le coût de leurs designs. La solution souple et hautement intégrée de Silicon Labs résout ces problèmes, en ajoutant la flexibilité, en simplifiant les arbres d’horloge, en réduisant la complexité du design et en supprimant les soucis d’approvisionnement.

Les buffers d’horloge Si533xx sont une solution monopuce qui remplace des buffers différentiels LVPECL, LVDS, CML et HCSL avec jusqu’à 10 sorties, des buffers LVCMOS avec jusqu’à 20 sorties, et des multiplexeurs, diviseurs et translateurs de niveau discrets. L’architecture originale des buffers d’horloge Si533xx augmente la souplesse du design au maximum. Les sorties horloge sont réparties sur deux banques de sortie indépendantes. Le format des signaux de chacune des deux banques peut être défini par des connexions au niveau du brochage, offrant ainsi une série d’options. Les deux banques disposent de broches de tension d’alimentation dédiées, indépendantes de la tension centrale, ce qui simplifie la translation de niveau de tension. L’étage universel d’entrée des composants accepte deux entrées différentielles ou deux simples terminaisons, et un multiplexeur d’entrée 2:1 faible bruit supporte une commutation sans défaut intermittent, supprimant le risque que des micro-impulsions soient transférées vers les sorties des composants pendant une commutation d’horloge. Certains buffers Si533xx supportent en outre des broches « enable » individuelles pour chaque sortie horloge, pour une plus grande souplesse de contrôle.

La famille Si533xx a été conçue pour offrir un niveau élevé d’intégration et de flexibilité sans compromis sur la performance. Le circuit Si53302 est le buffer à formats multiples avec la plus faible gigue de l’industrie (100 fs RMS typique), et offre ainsi une performance comparable aux meilleurs buffers à format fixe disponibles sur le marché. Le multiplexeur 2:1 sur l’entrée du composant fournit en outre plus de 60 dB d’isolation de bruit entre les entrées horloge, ce qui réduit de façon significative la gigue induite par la diaphonie et garantit un fonctionnement à faible bruit dans des applications exigeant deux entrées horloge. La régulation de la tension d’alimentation, intégrée elle-aussi, fournit une réjection élevée du bruit sur l’alimentation (PSRR), assurant un fonctionnement robuste à faible gigue aux circuits FPGA, ASIC, SoC et PHY. « Nous avons mis en œuvre des techniques signaux mixtes novatrices afin de créer une toute nouvelle catégorie de buffers d’horloge spécialement conçus pour répondre aux soucis typiquement associés aux arbres d’horloge », a dit Mike Petrowski, vice-président et directeur général pour les produits de timing de Silicon Labs. « La famille Si533xx redéfinit la fonction de buffer d’horloge en incluant un niveau élevé d’intégration et une traduction universelle vers n’importe quel format sans compromis sur la performance, ce qui offre aux designers une plus grande souplesse pour innover et pour simplifier la conception des systèmes. »

Prix et disponibilité Les buffers d’horloge Si533xx de Silicon Labs sont disponibles en volume dans une variété d’options de boîtier à partir de 0,80 $ l’unité par quantités de 10000 pièces. La famille Si533xx est supportée par le kit de développement Si53301/4-EVB comprenant le buffer/traducteur universel Si53301 à 2 entrées et 6 sorties. Ce kit de développement peut servir à évaluer la performance de tous les produits Si533xx et est aisément configurable à l’aide de cavaliers (jumpers) sans nécessiter de logiciels externes.

Silicon Labs fournit aussi un outil de référence croisée en ligne qui permet d’identifier les buffers Si533xx équivalents aux plans des fonctions et du brochage, susceptibles de servir de remplacement pour des composants traditionnels. Cet outil en ligne se trouve à http://www.silabs.com/support/pages...

Pour des informations supplémentaires sur les buffers d’horloge, des échantillons et des outils de développement, veuillez aller àhttp://www.silabs.com/timing