Cadence Design Systems, Inc. annonce ce jour son nouvel environnement Allegro® TimingVision™, qui réduit jusqu’à 67 % le délai de convergence de timing au niveau des interfaces. Disponible au sein de la solution Cadence Allegro® PCB Designer, l’environnement TimingVision permet aux concepteurs de cartes (PCB) de gagner un temps considérable en vérifiant que les signaux échangés au niveau d’une interface répondent aux exigences de respect des contraintes temporelles (timing). Cette fonctionnalité est de plus en plus importante, compte tenu de l’augmentation des débits de transmission des données et de la baisse des tensions d’alimentation dans les protocoles avancés actuellement utilisés, tels que DDR3/DDR4, PCI Express ou SATA.
L’environnement TimingVision utilise un moteur de timing intégré dont le rôle est d’analyser la structure de l’interface dans son intégralité et de développer des objectifs de timing pour aider les concepteurs à visualiser directement et en temps réel les informations de phase et de retards regroupées dans un tableau. Cette approche réduit considérablement les tâches d’édition manuelle, le temps de conception global et le travail des concepteurs. Combiné à l’outil Cadence Sigrity™ d’analyse d’intégrité des signaux et des alimentations, l’environnement TimingVision accélère la mise en œuvre et l’optimisation conformément aux standards des interfaces, réduisant le recours à des méthodes empiriques pour résoudre les problèmes de timing.
L’environnement TimingVision convient idéalement à toutes les cartes qui comportent des interfaces à très haut débit, et tout particulièrement aux ordinateurs, PC, tablettes, smartphones et autres infrastructures de data centers en mode Cloud.
Les points forts comprennent :
"Utiliser cette nouvelle technologie d’Allegro à mis fin à nos frustrations sur tout le temps que nous passions sur le routage et la mise au point. Toutes les heures que nous gagnons ainsi en équipe peuvent être ré-allouées vers de nouvelles demandes de projets pour l’entreprise ", a déclaré Sky Huang, directeur adjoint de l’ingénierie assistée par ordinateur à Pegatron.
"Cadence est dans une position unique pour répondre à tous les besoins d’IP haute-vitesse et de besoins de vérification, de la puce au produit fini ", à déclaré AJ Incorvaia, vice-président, R&D, Cadence. "Avec l’introduction de l’environnement TimingVision, les concepteurs de carte sont maintenant une solution éprouvée et très efficace pour relever les défis de convergence de timing de plus en plus complexes."
L’environnement TimingVision, avec l’environnement de routage auto-interactive, est maintenant disponible dans le cadre de l’option Allegro PCB High-Speed.
Pour en savoir plus sur l’environnement TimingVision, visitez :
http://www.cadence.com/cadence/Alle...