Electronique Mag - Le journal de l'électronique.

Toshiba Electronics Europe va fournir des détails sur son nouveau boîtier pour dispositifs PPI (Press-Pack Injection Enhanced Gate Transistor, ou transistor à grille amélioré par injection en boîtier "press-pack") classe 4,5 kV, lors de la conférence PCIM 2018 à Nuremberg. Ce nouveau boîtier a été développé pour améliorer encore la résistance à la rupture du dispositif, afin de réduire le risque d’endommager les composants et systèmes environnants en cas de défaillance.

Ce boîtier est le résultat de recherches entreprises pour évaluer le rapport volumique optimal des différents matériaux dans un boîtier de ce type. Expérimentalement, on a pu déterminer le rapport optimal pour qu’il n’y ait ni destruction de la céramique, ni fuite de matériau.

Des mesures précises ont démontré que ce boîtier était capable de résister à 50 heures en mode défaillance court-circuit (Short-Circuit Failure Mode ou SCFM). L’expérimentation a été réalisée avec une puce IEGT court-circuitée parmi 42 puces similaires, à l’endroit le plus défavorable.

De plus, les tests de résistance à la rupture, réalisés à l’aide d’une tension de test de 3200V, ont montré une résistance 70% plus élevée qu’avec les dispositifs PPI standard.

Ces résultats de recherche seront présentés à la conférence PCIM Europe 2018, par Raita Kotani et Georges Tchouangue, jeudi 7 juin à 11h15.

http://toshiba.semicon-storage.com