Electronique Mag - Le journal de l'électronique.

Faits marquants

 Il s’agit de la première plateforme de synthèse de haut niveau du marché pouvant être utilisée pour concevoir un système sur puce (SoC) de A à Z ;
 Cette plateforme de synthèse de haut niveau éprouvée sur le silicium est également la première à relever les défis du monde réel, tels que les demandes de changement d’ingénierie (ECO), l’optimisation de la consommation d’énergie, la réutilisation de blocs IP et la congestion du routage ;
 Un environnement homogène — de la modélisation TLM jusqu’aux portes — améliore la qualité de la conception et de la vérification

Cadence Design Systems, Inc. annonce ce jour sa nouvelle plateforme de synthèse de haut niveau Cadence® Stratus™. Cette plateforme de synthèse de haut niveau est la première de l’industrie qui permette de concevoir un système sur puce (SoC) complet. En associant les technologies de synthèse Forte Cynthesizer™ et C-to-Silicon de Cadence au sein d’un seul outil, la plateforme de nouvelle génération Stratus multiplie la productivité par 10, améliore la qualité des résultats (QoR), la consommation d’énergie, les Performances et Surface (PPA) de 20 % et multiplie par 5 la vitesse de vérification par rapport à un flux RTL manuel.

Avant la plateforme Stratus, aucun outil de synthèse de haut niveau n’était suffisamment robuste pour être utilisé dans la conception d’un système sur puce de A à Z, les concepteurs étant dans l’obligation de choisir les sections de leurs projets pouvant bénéficier de cette technologie. La nouvelle plateforme Stratus proposée par Cadence élimine ce compromis en intégrant un ensemble complet de fonctionnalités au sein d’une seule et unique plateforme, qui comprend notamment les éléments suivants :

 Un moteur de synthèse évolué de sixième génération qui assure un excellent niveau de convivialité, d’évolutivité et de qualité des résultats (QoR) d’un bout à l’autre de l’espace applicatif, comprenant à la fois les conceptions orientées-contrôle ainsi que celles centrées sur les chemins de données, qui contiennent des centaines de blocs ;
 Une intégration totale avec les outils Cadence Encounter RTL Compiler et Cadence Encounter Conformal ECO Designer, pour assurer la synthèse de haut niveau prenant en charge les contraintes physiques et les demandes de changement d’ingénierie (ECO), ainsi que pour minimiser les changements de mise en œuvre liés à des modifications ECO ;
 Une riche bibliothèque IP d’interfaces d’E/S et de types de données en virgule flottante personnalisables pour augmenter la productivité en fournissant aux concepteurs des blocs de base SystemC synthétisables et optimisés ;
 Un environnement de développement intégré (IDE) complet, avec automatisation des flux d’outils et évaluation de scénarios multiples pour permettre une exploration complète de l’architecture et améliorer la vérification en déployant un environnement homogène, depuis les premiers modèles TLM jusqu’aux portes.

http://www.cadence.com/products/sd/...