STMicroelectronics (NYSE:STM), Soitec et CMP (Circuits Multi-Projets®) annoncent ce jour que la technologie CMOS totalement déplétée sur silicium sur isolant (FD-SOI) en 28 nm de STMicroelectronics, qui utilise des substrats silicium innovants développés par Soitec, est à présent mise à la disposition des universités, des laboratoires de recherche et des entreprises de conception aux fins de prototypage par le biais des services de courtage de CMP. ST met cette technologie de fabrication à la disposition des tierces parties au moment où ses premières tranches commerciales approchent de la phase de finalisation.
L’introduction de la technologie CMOS FD-SOI en 28 nm de ST dans le catalogue de CMP capitalise sur la collaboration fructueuse qui a permis à des universités et des entreprises de conception d’accéder aux générations précédentes de la technologie CMOS, parmi lesquelles celles en géométries de 45 nm (introduction en 2008), 65 nm (2006), 90 nm (2004) et 130 nm (2003). Les clients de CMP peuvent également accéder à la technologie SOI (Silicium sur Isolant) en géométries de 65 et 130 nm, ainsi qu’à la technologie SiGe (Silicium Germanium) en 130 nm de STMicroelectronics. À titre d’exemple, 170 universités et autres entreprises ont reçu les règles de dessin et les kits de conception correspondant au processus CMOS en 90 nm de ST, tandis que plus de 200 universités et entreprises ont déjà reçu les règles de dessin et les kits de conception des processus CMOS SOI et en silicium massif (bulk) en 65 nm de ST.
Depuis que CMP propose la technologie CMOS en silicium massif 28 nm de ST en 2011, environ 60 universités et sociétés de microélectronique ont reçu les règles de dessin et les kits de conception correspondants, et 16 circuits intégrés ont déjà été fabriqués.
« L’utilisation de ces processus pour concevoir des circuits intégrés a rencontré un vif intérêt. Ainsi, environ 300 projets ont été conçus en 90 nm (terminés en 2009), et déjà 300 projets utilisent déjà le processus de 65 nm », a déclaré Bernard Courtois, Directeur du CMP. « Par ailleurs, plus de 60 projets ont déjà été réalisés en technologie SOI 65 nm. Il est intéressant de souligner que nombre des plus grandes universités d’Europe, des États-Unis/Canada et d’Asie ont déjà bénéficié de la collaboration entre CMP et ST. »
Le service multi-projets sur tranches silicium du CMP permet aux entreprises de réaliser des circuits intégrés avancés en petites quantités, typiquement entre quelques douzaines et quelques milliers d’unités. Le coût de la technologie CMOS 28 nm a été fixé à 18 000 euros par mm², avec une commande minimale de 1 mm².
« Alors que les premiers projets réalisés en technologie FD-SOI sont déjà en cours, l’heure est venue de partager cette filière avec les communautés de chercheurs. Notre technologie de fabrication FD-SOI permet de migrer rapidement et facilement les projets existants vers l’environnement FD-SOI pour qu’ils bénéficient d’importants avantages de consommation et de performances », déclare Philippe Magarshack, vice-président exécutif Design Enablement & Services de STMicroelectronics. « De plus, en permettant aux universités d’avoir accès aux technologies de pointe, nous pourrons attirer les jeunes ingénieurs parmi les plus talentueux, conformément à notre ambition de demeurer un leader technologique sur le long terme. »
« Notre partenariat avec STMicroelectronics et CMP est un nouvel exemple de l’engagement de Soitec à fournir des solutions utilisant des matériaux différenciés sur le marché libre, ainsi que de soutenir le développement continu de l’écosystème FD-SOI et les utilisateurs de technologies avancées », a déclaré Steve Longoria, vice président senior en charge du développement stratégique mondial de Soitec. « Grâce à ce partenariat, nous allons assister à l’apparition de nouveaux produits innovants basés sur les produits FD-SOI de Soitec, réalisés grâce aux moyens mis à la disposition des universités et d’autres clients pour développer et tester des circuits intégrés de nouvelle génération. »