Electronique Mag - Le journal de l'électronique.

ARM renforce sa position de leader technologique en IP physique avec la fourniture de bibliothèques hautement performantes, bon marché et économes en énergie sur le processus de fonderie 40nm G de TSMC.

ARM [(LSE:ARM) ; (Nasdaq:ARMH)] annonce aujourd’hui la disponibilité de la plate-forme IP la plus complète de l’industrie pour le processus de fabrication 40nm G de TSMC. Cette nouvelle IP physique, validée silicium, de chez ARM, permet de développer rentablement des équipements grand public axés sur la performance et nécessitant des fonctionnalités avancées sans augmentation de leur consommation en énergie. Créée pour les développeurs cherchant à faire évoluer leurs modèles en utilisant le processus 40nm, cette plate-forme permet des niveaux plus élevés d’innovation technologique tout en conservant les budgets énergie dans les équipements grand public axés sur la performance : unités de disque, boîtiers décodeurs, équipements d’informatique mobile, applications de réseau, téléviseurs haute définition et processeurs graphiques.

La plate-forme ARM offre un degré élevé de flexibilité par le biais de bibliothèques logiques multicanal comprenant des bibliothèques de cellules standard hautement performantes et haute densité, un kit de gestion de l’énergie (Power Management Kit) et des extensions de bibliothèques ECO Kit visant à répondre aux problèmes de fuite dans la conception submicronique. Toutes les bibliothèques à longueur de canal multiple ont une empreinte compatible permettant la permutation facile des cellules au sein des flux de conceptions standard. On peut ainsi obtenir des économies significatives d’énergie et de coûts en remplaçant ou en complétant les couches d’implant HVt, RVt ou LVt par des dispositifs à grande longueur de canal offrant de meilleures performances, moins de fuite et des coûts de fabrication réduits.

La plate-forme comprend en outre des compilateurs de mémoire intégrés et une IP d’interface afin de répondre aux exigences d’un large éventail de performances, d’alimentations électriques et de domaines. Les compilateurs sont optimisés pour fournir la plus haute performance de SoC, tout en permettant de réduire la taille des dés et en utilisant une technologie de gestion de l’énergie afin de minimiser la consommation d’énergie globale ; les coûts de dé et d’emballage se trouvent ainsi réduits. Une gestion évoluée de l’énergie fait partie intégrante de l’architecture mémoire ARM et permet une réduction significative de l’énergie dynamique et de fuite dans les designs de SoC. Des mémoires haute densité, alliées à l’architecture haut débit innovante d’ARM et à plusieurs modes de gestion économe en énergie, spécifiques aux processeurs, permet une excellente implémentation des UC ARM qui serait impossible à obtenir dans les solutions optimisées sans processeur.

L’IP d’interface 40nm d’ARM fournit au concepteur de SoC un ensemble très complet d’E/S polyvalentes, d’E/S spécialisées et de macros d’interface DDR. Conçue avec une programmabilité avancée, l’IP d’interface offre une très grande flexibilité pour connecter l’UC ARM au monde extérieur pour une large gamme d’applications SoC. Cette IP d’interface comporte plusieurs modes de réduction de l’énergie et des fuites pouvant être dynamiquement contrôlés afin d’optimiser encore davantage la consommation globale d’énergie des SoC et de permettre une meilleure granularité des profils d’énergie. Utilisant une méthodologie de conception commune rail conducteur et anti-statique, l’IP d’interface permet l’intégration transparente de la couronne et réduit considérablement les risques pour la fiabilité. ARM offre également des solutions DDR PHY plein débit et hautement intégrées, à la pointe de l’industrie, avec support rapide BIST et DFI pour l’intégration de contrôleurs de mémoire flexibles, ainsi que des E/S spécialisées telles que l’interface physique LVDS.

“ARM bénéficie d’une position unique pour développer en parallèle une IP de processeur et une IP physique afin qu’elles se complètent entièrement l’une l’autre et réduisent le cycle de conception global, déclare Simon Segars, vice président exécutif et directeur de la division IP physique d’ARM. Nous améliorons encore davantage notre technologie en nous engageant très tôt avec les principales fonderies et sociétés de CAO électronique (EDA) pour nous assurer qu’il existe une solide infrastructure de soutien, fournissant au designer une stratégie de conception à faible risque, éprouvée silicium et rentable. Grâce à nos relations stratégiques avec TSMC, nous pouvons optimiser le design physique pour la technologie du procédé de fabrication afin d’obtenir un résultat optimal.”

“ARM et Synopsys se consacrent à la réduction des problèmes du cycle de conception en collaborant étroitement sur des plates-formes IP physiques pour fonderie et des outils de conception intégrés, a expliqué John Chilton, vice-président senior responsable du marketing et du développement stratégique à Synopsys. ARM propose aux concepteurs une offre 40 nanomètres très complète et nous avons collaboré avec ARM pour que la nouvelle plate-forme soit validée avec notre système de conception Lynx. L’exécution de pré-tests sur les IP ARM avec le système Lynx prêt pour la fonderie permet de réduire les risques afin d’obtenir une solution SoC éprouvée, prête pour la fabrication à 40 nanomètres. Cette association fournira des designs très optimisés avec une mise en oeuvre accélérée des puces, tout en réduisant les coûts.”

Les bibliothèques 40nm G sont disponibles à http://designstart.arm.com/. Le programme d’accès en ligne ARM DesignStart offre la plus complète bibliothèque IP de l’industrie. DesignStart contient plus de 10 000 cellules standard, mémoires et bibliothèques d’interconnexion accessibles en ligne. Plusieurs de ces bibliothèques sont sponsorisées par les fonderies et sont accessibles gratuitement. On trouve également des kits éprouvés de conception de processeurs pour certaines familles de processeurs ARM comptant parmi les plus populaires.

http://www.arm.com