Electronique Mag - Le journal de l'électronique.

Altera Corporation (NASDAQ :ALTR) annonce l’extension de sa gamme de FPGA haute densité Stratix IV E en 40 nm avec 820K éléments logiques. Le Stratix IV EP4SE820 est le FPGA le plus dense, le plus performant et qui consomme le moins de sa catégorie. L’EP4SE820 convient parfaitement à toute une série d’applications numériques haut de gamme nécessitant des FPGA pleins de ressources, comme le prototypage ASIC et l’émulation, les applications filaires, sans fil, militaires, informatiques et de stockage.

Les FPGA Stratix IV E d’Altera sont composés de quatre circuits allant de 230K à 820K d’éléments logiques. Le nouveau EP4SE820 est 53% plus dense que l’EP4SE530 et plus rapide que son concurrent le plus proche. La densité, les performances et les fonctions d’économie d’énergie de l’EP4SE820 permettent aux clients de simplifier le partitionnement de leur projet, d’accélérer leur cycle de vérification et de diminuer la puissance globale de leur système.

L’augmentation du nombre d’éléments logiques des FPGA Stratix IV E à 820K permet aux concepteurs de prototypage de mettre en œuvre des projets ASIC beaucoup plus grands sur la base d’un simple FPGA, ce qui simplifie le design de la carte et diminue le nombre de partitions du projet. Pour les concepteurs qui souhaitent déplacer leur projet dans un ASIC après un prototypage FPGA, Altera propose une migration économique et sans risque vers une production ASIC grâce à ses ASIC HardCopy IV.

Principales fonctions du Stratix IV EP4SE820 :

• 820K éléments logiques et 650K registres

• 23,1 Mbits de mémoire embarquée à 600 MHz

• 960 multiplieurs 18x18 tournant jusqu’à 550 MHz

• E/S 1.120

• Performances LVDS à 1,25 Gbps

• Technologie Programmable Power brevetée d’Altera

Les FPGA Stratix haut de gamme d’Altera permettent une migration sans faille entre les familles pour que les clients puissent démarrer leurs projets Stratix IV E dès maintenant. Cette capacité de migration permet également de déplacer leurs projets Stratix III vers des FPGA Stratix IV E sans avoir à changer le brochage du circuit ou le schéma de la carte.

Délais de compilation avantageux avec le logiciel Quartus II

L’un des problèmes les plus critiques auquel doit faire face un concepteur de FPGA haute densité est la diminution des délais de compilation pour commercialiser plus vite les produits finals. Le logiciel de conception Altera Quartus II offre plusieurs fonctions de productivité aux utilisateurs de FPGA Stratix IV pour accélérer la clôture temporelle. Des fonctions comme les algorithmes de placement-routage améliorés, le support multiprocesseur et la compilation incrémentale diminuent les temps de compilation par 2 à 3 fois en moyenne par rapport à son concurrent direct le plus proche.

Disponibilité

Altera livre actuellement des échantillons de tous ses FPGA Stratix IV E. Pour plus d’informations sur les FPGA Stratix IV E, visitez : http://www.altera.com/pr/stratix4.

http://www.altera.com