Electronique Mag - Le journal de l'électronique.

Actel a annoncé de nouvelles améliorations en matière de réduction de consommation et de création de design avec son IDE (Environnement de développement intégré) Libero®. Offrant aux concepteurs davantage d’options d’alimentation et permettant même une consommation encore plus basse, le nouvel IDE Libero 8.4 offre une plage de tension de fonctionnement de 1.14 à 1.575 volt pour le noyau de ses FPGA flash IGLOO®, IGLOO PLUS et ProASIC®3L. Les améliorations apportées aux outils d’analyse SmartPower de l’IDE Libero permettent également de comparer facilement différents scénarii de conception et de leurs implications sur la consommation et la durée de vie de la batterie. Pour la création de design rapide et efficace, l’IDE Libero 8.4 autorise également l’utilisation de blocs IP (propriété intellectuelle) Actel ou tierce partie, de modules HDL utilisateur, et de fonctions logique collées, pour être combinés facilement dans un même projet.

Nouvelles améliorations à l’IDE Libero 8.4 Le nouvel IDE Libero 8.4 étend la plage de tension de fonctionnement du noyau de 1.14 à 1.575 volt pour les FPGA flash 1.2V IGLOO, IGLOO PLUS et ProASIC3L, offrant ainsi aux concepteurs des options supplémentaires d’alimentation et permettant de réduire encore la consommation. L’IDE Libero 8.4 inclut également des capacités d’analyse SmartPower améliorées. Dans la nouvelle suite d’outils, les utilisateurs peuvent créer et comparer plusieurs "scenarii" de profils d’alimentation, et sont ainsi en mesure de tester différentes options pour déterminer la meilleure approche de design pour leurs applications à consommation critique. Offrant aux utilisateurs une meilleure facilité d’utilisation, ainsi qu’une bonne compréhension de tous les modes fonctionnels du design, SmartPower propose également de nouveaux affichages graphiques des consommations.

Les méthodologies de conception conventionnelles supposent la génération de code HDL ou de schémas de design, sur lesquels on vient greffer un ensemble de fonctions logiques pour constituer le système ou le sous-système FPGA. Les améliorations apportées à SmartDesign dans l’IDE Libero 8.4 permettent aux utilisateurs d’importer des modules HDL, des blocs IP, ou des fonctions logiques à coller, issus de l’utilisateur ou de tierces parties dans la zone de projet. L’utilisateur peut alors choisir rapidement les blocs nécessaires parmi les fonctions importées, ou dans un catalogue de noyaux IP existants, et les amener sur un "canevas" se comportant comme un tableau blanc, où ils pourront être visualisés et interconnectés selon le schéma fonctionnel du système. En fin de compte, un fichier HDL contrôlé au niveau des règles de design et prêt pour la synthèse est généré. SmartDesign permet ainsi aussi bien l’élaboration rapide de designs simples, que la conception de solution "système-sur-puce" sophistiqués et complexes à processeur.

Prix et disponibilité L’IDE Actel Libero édition Gold est disponible sous Windows gratuitement. L’édition Platinum est disponible dès maintenant sous Windows et pour plateformes Linux au prix de 2495 dollars. Toutes les éditions sont des licences d’un an renouvelables. Pour plus d’informations sur les prix et les disponibilités, merci de contacter Actel.

http://www.actel.com