Electronique Mag - Le journal de l'électronique.
- accueil .
- abonnement .
- newsletter .
Flux RSS . - soumissions .
- publicité .
- contacts
Flux RSS . Cadence Design Systems, Inc. (NASDAQ : CDNS), leader mondial de l’innovation dans le domaine de la conception électronique, annonce l’intégration de plusieurs de ses technologies de pointe au flot de référence 9.0 de TSMC. Déjà éprouvés, ces enrichissements vont permettre aux concepteurs d’accélérer la montée en volume de leur produit. En effet, ils disposeront d’un flot automatisé front to back pour des conceptions à haut rendement et à faible consommation, ciblant en premier lieu les processus de fabrication en 40 nanomètres mis en œuvre par les fondeurs.
Cadence et TSMC ont déjà travaillé sur plusieurs générations de processus, afin de développer des flots de référence dotés de fonctions de conception basse consommation et de méthodologies DFM (Design For Manufacturing) avancées. Avec le flot de référence 9.0, Cadence étend ces possibilités au nœud 40 nm grâce à des options d’analyse lithographique et d’analyse statique statistique du timing. De plus, l’apport de Cadence au flot de référence de TSMC prend en charge depuis plus d’un an le format CPF (Common Power Format) standardisé par la Si2 et comporte dorénavant de nouvelles fonctionnalités complétant la solution totalement intégrée Low Power de Cadence®, en vue de garantir une plus grande rapidité et précision lors des conceptions basse consommation.
Les nouvelles technologies Cadence intégrées au flot de référence 9.0 de TSMC assurent un flot de conception permettant un passage transparent au processus intermédiaire, dit « half node », 40 nm de TSMC. Le flot prend en charge une grande variété de fonctions : les règles de routage et de placement en 40 nm ; un flot DFT (design for test) complet ; le calcul conjoint du rendement en fonction des fuites et du timing ; l’analyse statistique évoluée du timing et de l’intégrité des signaux ; l’analyse hiérarchique de la lithographie, du timing et des fuites ; l’analyse hiérarchique et concurrente des zones critiques ainsi que leur optimisation ; l’extraction RC des blocs en fonction du CMP ; l’optimisation du positionnement des tampons d’horloges ; l’analyse multi mode et multi corner et, pour finir, le remplissage métallique selon une approche hiérarchique.
