Electronique Mag - Le journal de l'électronique.

Cadence Design Systems, Inc. (NASDAQ : CDNS), leader mondial de l’innovation en conception électronique, présente le compilateur C-to-Silicium Cadence®, produit de synthèse de haut niveau qui améliore jusqu’à 10 fois la productivité du concepteur en matière de création et de réutilisation des SoC IP. La technologie innovante du compilateur C-to-Silicium comble le fossé entre les modèles RTL (Register Transfer Level) communément utilisés pour vérifier, implémenter et intégrer les SoC, et les modèles au niveau système, généralement écrits en C/C++ et SystemC.

Le compilateur C-to-Silicium permet aux ingénieurs de concevoir à un haut niveau d’abstraction et aide à l’automatisation de l’analyse de la microarchitecture matérielle. La productivité du concepteur s’en trouve améliorée puisque la technologie traduit et optimise automatiquement les descriptions comportementales abstraites depuis C/C++ et SystemC vers un modèle RTL Verilog® synthétisable (assertions comprises) pour l’implémentation, la vérification et l’intégration du SoC.

Le compilateur C-to-Silicium présente deux caractéristiques originales. La première est la synthèse logique intégrée utilisant le compilateur Encounter® RTL de Cadence qui garantie des résultats d’une grande précision et une implémentation de très bonne qualité lors des conceptions tant pour la logique de contrôle que pour les chemins de données. La seconde est une base de données comportement-structure-synchronisation qui permet de faire une synthèse réellement incrémentale, par exemple en re-synthétisant seulement des parties de la conception qui ont changé, tout en laissant intact le reste. Finalement, pour soutenir la vérification, le compilateur C-to-Silicium génère des modèles matériels niveau cycles du RTL et supporte un passage rapide vers la vérification RTL avec les simulateurs Incisive® ainsi que les accélérateurs et émulateurs Palladium®/Xtreme®.

Des clients tels que Hitachi ou Renesas qui développent des circuits intégrés à partir d’IP niveau système, ont contribué au développement de la technologie C-to-Silicium Compiler.

Le compilateur C-to-Silicium de Cadence est actuellement disponible en production limitée et sera présenté lors de la conférence CDNLive, qui débute le 17 juillet au Japon. Pour plus de renseignements, visitez http://www.cadence.com