Electronique Mag - Le journal de l'électronique.

UVM offre des gains de productivité rendus possible par la réutilisation en vérification fonctionnelle. Pour les équipes de vérification ayant une exposition minimale à UVM, la première étape pour mettre en œuvre un environnement de vérification UVM est tout simplement de commencer. Afin de faciliter cela, Mentor lance UVM Express, une manière d’adopter progressivement la méthodologie UVM. Les autres équipes de vérification ont un environnement de vérification UVM établi, mais sont mises au défi pour faire passer leur approche de vérification dans une abstraction où un nouveau niveau de vérification système peut être atteint. Pour ces équipes de vérification, Mentor introduit UVM Connect, qui offre une connectivité standard TLM 1.0 et TLM 2.0 entre des modèles écrits en SystemC et en UVM SystemVerilog.

"Mentor continue de voir un intérêt massif dans UVM, et nous nous engageons à mener l’effort pour faire d’UVM une partie intégrante de chaque flow de vérification fonctionnelle," souligne John Lenyo, vice president et directeur général de la division "Design Verification Technology" de Mentor Graphics. "Pour les équipes de vérification utilisant UVM pour la première fois, UVM Express permet de commencer de manière simple et intuitive, et étend les gains de productivité rapides à un champ plus large de projets de conception. Avec UVM Connect, nous avons créé un lien entre les niveaux d’abstraction qui permet aux ingénieurs de conception et de vérification de tirer parti des meilleures caractéristiques de chaque niveau sans enlever la possibilité de réutiliser le travail."

Disponibilité

Les fonctionnalités UVM Express et UVM sont disponibles et peuvent être téléchargées ici : http://verificationacademy.com