Electronique Mag - Le journal de l'électronique.

Sa capacité d’optimisation et de validation des designs circuits conjugue une capacité illimitée et réduit les délais de réalisation, tout en minimisant minimalisant considérablement la consommation énergétique du projet.

Cette solution prête à l’emploi apporte des avancées significatives aux domaines de conception émergents, tels que le calcul à très grande échelle (hyperscale computing), la 5G, les communications mobiles, l’électronique automobile et la connectivité.

Cadence Design Systems, Inc. annonce sous la référence Cadence® Certus™ Closure une nouvelle solution conçue pour répondre aux défis croissants soulevés par la dimension et la complexité des conceptions au niveau des circuits intégrés. Cet environnement automatise et raccourcit de plusieurs semaines à une seule nuit la durée totale du cycle de clôture des projets de conception de l’optimisation de la validation jusqu’au routage en passant par l’analyse temporelle statique (STA) et l’extraction. La solution Cadence Certus Closure prend en charge les projets de conception de circuits intégrés les plus ambitieux grâce à sa capacité illimitée tout en améliorant la productivité de façon significative, c’est-à-dire jusqu’à 10 fois plus rapidement qu’avec les méthodologies et les flots de conception actuellement disponibles.

La solution Cadence Certus Closure élimine les la complexités et les goulots d’étranglement qui pénalisent les opérations de clôture de la validation inhérentes à la conception de nouvelles applications, telles que l’informatique à grande échelle (hyperscale computing), les communications 5G, la téléphonie mobile, l’électronique automobile et la connectivité. Avant le lancement de la solution Cadence Certus Closure, le flot de clôture d’une puce complète impliquait de fastidieux processus manuels, de l’assemblage complet à l’analyse temporelle statique (STA, Static Timing Analysis), en passant par l’optimisation et la validation avec des centaines de vues, ce qui nécessitait demandait plusieurs mois de travail aux concepteurs. Avec cette nouvelle solution, Cadence propose un environnement entièrement automatisé et massivement distribué pour une optimisation et une validation de haut niveau. La solution Cadence Certus Closure autorise une optimisation simultanée et complète de la puce grâce à l’utilisation d’un moteur partagé avec le système d’implémentation Cadence Innovus™ et la solution de validation temporelle Tempus™ Timing Signoff, éliminant ainsi les boucles itératives avec les propriétaires de blocs tout en permettant aux concepteurs de prendre plus rapidement des décisions concernant l’optimisation et la validation. De plus, en conjonction avec l’outil d’exploration intelligente de circuits intégrés Cadence Cerebrus™, les concepteurs peuvent encore améliorer la productivité, du niveau bloc jusqu’à la clôture de la validation de la puce complète.

Principaux avantages de la solution Cadence Certus Closure

 Une architecture évolutive innovante : l’architecture d’optimisation et de validation hiérarchique et distribuée de la solution Cadence Certus Closure convient idéalement à l’exécution sur dans le cloud nuage informatique et fonctionne dans les environnements de data centres de données sur site et dans le nuagesur le cloud.

 Validation incrémentale : par sa flexibilité, cette solution permet de restaurer et de remplacer uniquement les parties modifiées d’un projet, ce qui accélère encore le processus de validation finale.

 Amélioration de la productivité de l’ingénierie : l’automatisation intégrale du flot réduit le recours à de longues et multiples itérations entre plusieurs équipes, avec pour conséquence un raccourcissement des délais de mise sur le marché.

 Interface SmartHub : l’interface graphique interactive enrichie permet de procéder à des vérifications croisées dans l’optique d’un débogage temporel détaillé en vue d’accélérer la dernière étape du processus de clôture du projet.

 Amélioration de l’efficacité de la conception de circuits 3D : étroitement intégré à la solution Cadence Integrity™3D-IC, ce nouvel outil permet aux utilisateurs de clôturer les chemins inter-puces sur des circuits fabriqués dans des technologies hétérogènes.

« Les concepteurs passent souvent de cinq à sept jours par itération pour répondre aux exigences de consommation et de validation temporelle au niveau de la puce. Or, les méthodologies disponibles ne permettent pas d’offrir le niveau de collaboration entre équipes et l’expérience utilisateur nécessaires pour clôturer les projets de conception avec efficacité », a déclaré Chin-Chi Teng, senior vice-president et directeur général du groupe Digital & Signoff de Cadence. « Nous sommes particulièrement attentifs aux besoins de la communauté des concepteurs et, avec la nouvelle solution Certus Closure de Cadence, nous mettons à la disposition de nos clients un environnement inédit d’optimisation et de validation au niveau des circuits intégrés, ce qui leur permet d’obtenir des valeurs de consommation, performances et surface (PPA) exceptionnelles en l’espace de quelques heures. Avec cette nouvelle solution signée Cadence, nous aidons nos clients à remplir leurs objectifs de productivité, ainsi qu’à accélérer la mise sur le marché de leurs produits. »

La solution Cadence Certus Closure s’inscrit dans le cadre de la stratégie Intelligent System Design™, dont la vocation est d’aider les clients de Cadence à atteindre l’excellence dans le domaine de la conception.

Ce qu’en pensent les clients

Paolo Miliozzi, vice-president, SoC Design and Technology de MaxLinear : « Nous devons impérativement livrer nos produits analogiques et à signal mixte de haute performance et basse consommation dans les délais convenus. La clôture de la validation au niveau des circuits intégrés représente l’un des principaux goulots d’étranglement que notre équipe d’ingénieurs doit gérer lorsqu’elle travaille sans relâche pour honorer nos engagements de livraison. Avec la solution Certus Closure de Cadence, nos ingénieurs peuvent procéder en l’espace d’une nuit à la clôture complète de la validation au niveau des circuits intégrés grâce à ses capacités d’optimisation et de validation simultanées, ce qui améliore la productivité globale de l’équipe. L’aptitude de cette nouvelle solution à automatiser le flot d’optimisation et de validation de bout en bout analyse temporelle statique, routage et extraction permet à nos ingénieurs d’améliorer considérablement la qualité de leurs projets de conception, de réaliser des économies d’énergie inexploitées pouvant atteindre 5 %, et de lancer les produits plus rapidement sur le marché. »

Yukio Minoda, senior principal engineer, service Digital Design Technology, division Shared R&D EDA de Renesas : « Dans l’environnement de conception dynamique actuel, nous avons besoin de méthodologies et d’outils de clôture de la validation automatiques et robustes pour respecter les délais de mise sur le marché. Avec la solution Certus Closure de Cadence, notre équipe d’ingénieurs a divisé par 6 les délais de clôture de la validation au niveau puce par rapport aux méthodologies actuelles, avec à la clé une amélioration globale de la productivité. Suite à ce succès, nous prévoyons d’adopter également cette solution pour le développement de nos nouveaux projets ».

https://www.cadence.com/