Electronique Mag - Le journal de l'électronique.
- accueil .
- abonnement .
- newsletter .
Flux RSS . - soumissions .
- publicité .
- contacts
Flux RSS . Le chiffrement au standard IEEE des modèles SecureIP multiplie par deux le gain de performance ; Open Verification Methodology (OVM) permet de mieux prévoir le planning de développement et la qualité.
Cadence Design Systems, Inc. (NASDAQ : CDNS), leader de l’innovation pour la conception électronique, annonce sa collaboration avec Xilinx et ainsi ouvre la voie à la mise à disposition de modèles de simulation cryptés de blocs IP de Xilinx dans la dernière version 11.2 de la suite de conception Xilinx ISE. Le résultat est une bibliothèque d’IPs, enrichie de modèles de simulation supportés par la plateforme de vérification fonctionnelle Cadence® Incisive®, pour la nouvelle plateforme Xilinx « Base Targeted Design ».
Utilisée conjointement avec OVM (Open Verification Methodology) afin d’assurer la vérification multi-langage et la possibilité de réutilisation des IP, cette approche aide les clients réciproques à réduire le risque et à augmenter la prévisibilité du planning de développement ainsi que la qualité.
