Electronique Mag - Le journal de l'électronique.
- accueil .
- abonnement .
- newsletter .
Flux RSS . - soumissions .
- publicité .
- contacts
Flux RSS . Cadence Design Systems, Inc. (NASDAQ : CDNS), leader de l’innovation pour la conception électronique, annonce que la technologie « Cadence® Global Route Environment » (GRE) pour Cadence Allegro® PCB design a permis à Hitachi, Ltd de réduire de 40% les temps de placement routage de circuits imprimés pour des produits de communication haute vitesse.
Hitachi a appliqué la méthodologie de placement routage GRE depuis la planification des interconnections jusqu’au routage complet, en utilisant toutes les contraintes nécessaires aux signaux numériques hautes-vitesses, opérations pour lesquelles aucune automatisation n’existait jusqu’à présent. Les gains de temps publiés sont issus d’Hitachi Communication Technologies, Ltd., division communication du groupe Hitachi et, dans le cadre d’une initiative d’entreprise globale, sont destinés à améliorer l’efficacité et réduire les cycles de conceptions.
Cadence GRE est la prochaine génération de technologie pour la planification des interconnections et le placement routage de circuits imprimés et elle établit donc un nouveau paradigme pour leur conception. Pour les utilisateurs, elle automatise désormais différentes étapes de planification et routage des interconnections, une première.
