Electronique Mag - Le journal de l'électronique.

Cette intégration met à disposition du monde des FPGAs les synthèses de haut niveau et incrémentale de circuits de contrôle et de chemin de données.

Cadence Design Systems, Inc. (NASDAQ : CDNS), leader mondial de l’innovation dans le domaine de la conception électronique, annonce l’extension de son fleuron technologique de conception électronique au niveau système, Cadence® C-to-Silicon Compiler, à la synthèse FPGA avec le support des circuits FPGAs d’Altera et de Xilinx. Récemment classé par le magazine EDN parmi les « 100 premiers produits électroniques phares de 2008 », le compilateur C-to-Silicon permet de décupler la productivité des concepteurs lors de la création et la réutilisation de blocs IP pour systèmes intégrés. Bien qu’à l’origine réservée aux technologies ASIC, la nouvelle version de C-to-Silicon Compiler offre maintenant les mêmes bénéfices aux concepteurs ciblant les technologies FPGAs d’Altera et de Xilinx.

Le compilateur C-to-Silicon a été lancé en juillet 2008 et comporte deux fonctions uniques en matière de synthèse de haut niveau : l’ELS (Embedded Logic Synthesis ou synthèse logique embarquée) et la base de données BST (Behavior Structure Timing ou comportement / structure / informations de délai). Cette première fonction, l’ELS, est basée sur la synthèse globale proposée par la technologie Encounter® RTL Compiler de Cadence, afin de garantir une conception de très grande précision et de très grande qualité.

La base de données BST met à disposition des équipes de concepteurs une véritable synthèse incrémentale, par exemple en ne re-synthétisant que les éléments de la conception ayant subi des modifications. La toute dernière version de C-to-Silicon Compiler porte donc ces deux options du monde ASIC vers le monde FPGA en lui offrant les mêmes fonctionnalités.

http://www.cadence.com